

Nota: Esto es un examen modelo. La estructura y calificación de los apartados pueden variar

Un computador tiene una memoria principal de **128 KiB** (2^{17} B) y una memoria caché de correspondencia directa de **256 B** (2^8 B) con líneas de **8 bytes**. Las políticas de escritura son **post-escritura (write-back)** y **ubicar en escritura (write-allocate)**. Comenzando con la caché vacía, ejecutamos el siguiente código. La matriz m está almacena por filas comenzando en la dirección 0x00900, y cada elemento de tipo "int" ocupa exactamente 4 bytes. Las variables escalares se almacenan en registros de la CPU y no generan accesos a memoria.

```
int i, j, m[64][64];
for (i = 0; i < 2; i++)
    for (j = 0; j < 2; j++)
        m[i][j] = 17 - m[j][i];
```

I. (100 p) Rellena los huecos con los valores numéricos correctos. Cuando se indique "0x", el valor debe de indicarse en hexadecimal.

- 1) (20 p) Las direcciones de memoria tienen una longitud de 17 bits, de los cuales codifican:
5 bits el índice, 9 bits la etiqueta y 3 el desplazamiento

Etiqueta 17-5-3=9 bits	Índice/página 5 bits	Desplazamiento 3 bits
------------------------	----------------------	-----------------------

$$\text{cache/tamaño línea} = \text{número de líneas} \quad \text{líneas de } 2^3$$

$$2^8 / 2^3 = 2^5 \text{ líneas}$$

- 2) (10 p) El elemento m[3][2] se encuentra en la dirección de memoria 0x00C08.

$$A[i][j] = 0x00900 + (i * 64 * 4) + (j * 4) = 0x00900 + (i * 0x100) + (j * 4)$$

$$A[3][2] = 0x00900 + 3 * 0x100 + 2 * 4 = 0x00C08$$

- 3) (10 p) Al acceder a la dirección de memoria 0x1301C, se busca en el conjunto 0x3 de la caché la etiqueta 0x130

$$\begin{array}{ccc|ccc} 0001 & 0011 & 0000 & 0001 & 1 & 00 \\ \hline & 0x130 & & 0x3 & & \end{array}$$

- 4) (15 p) En el código se efectúan un total de 8 accesos a memoria caché: 4 lecturas y 4 escrituras

i	j	lee m[j][i]	escribe m[i][j]
0	0	m[0][0]	m[0][0]
0	1	m[1][0]	m[0][1]
1	0	m[0][1]	m[1][0]
1	1	m[1][1]	m[1][1]

- 5) (25 p) Durante la ejecución de este código en el computador descrito en el ejercicio hay un total de 4 aciertos y 4 fallos, de los cuales 2 son fallos de conflicto. Se han hecho 3 reemplazos en memoria caché y 2 escrituras a memoria principal.

Dir.	Etq.	Idx	A/F	Tipo	MP WR
m[0][0]->0x00900	0x009	0x00	F	Forzoso	No
m[0][0]->0x00900	0x009	0x00	A		No
m[1][0]->0x00A00	0x00A	0x00	F	Forzoso	Sí
m[0][1]->0x00904	0x009	0x00	F	Conflicto	No
m[0][1]->0x00904	0x009	0x00	A		No
m[1][0]->0x00A00	0x00A	0x00	F	Conflicto	Sí
m[1][1]->0x00A04	0x00A	0x00	A		No
m[1][1]->0x00A04	0x00A	0x00	A		No

- 6) (10 p) Al final de la ejecución de este código hay un total de 1 líneas ocupadas en memoria caché, de las cuales 1 tienen el bit de modificación activo

- 7) (10 p) En la ejecución de un código que realiza 200 accesos a memoria, el 75 % han resultado en aciertos en memoria caché. Si el tiempo medio de acceso a memoria fue de 13 ciclos, y el tiempo de acierto caché es de 1 ciclo, el tiempo de acceso a memoria principal es de 48 ciclos.

como 75 % son aciertos tasa de fallos =25%

Tiempo medio de acceso a memoria = Tiempo de acierto + Tasa de fallos × Penalización de fallo

13 ciclos=1 ciclo+Tasa fallos*tiempo acceso a principal

Tiempo acceso a la principal=13-1/(0.25)=48 ciclos

- II. (100 p) Las siguientes preguntas tienen una única opción correcta. Escribe en la siguiente tabla la opción correcta de cada pregunta. Respuesta correcta: +10p respuesta incorrecta: -3p

	1	2	3	4	5	6	7	8	9	10
Respuesta	B	C	B	A	B	A	A	A	B	C

- 1) Las celdas de memoria RAM estática se usan para

A. memoria principal
B. memoria caché
C. almacenamiento persistente
D. copias de seguridad

Explicación: La SRAM es más rápida pero cara → se usa en la **caché**, no como memoria principal.

- 2) La tecnología que se usa para la memoria principal es

A. asíncrona
B. no volátil
C. dinámica
D. estática

Explicación: La **DRAM** se usa en la memoria principal (más barata y densa que la SRAM).

- 3)Cuál de los siguientes niveles de caché suele ser compartido entre varios núcleos del procesador?

A. L1
B. L3
C. Todos
D. Ninguno

Explicación : L1 y L2 suelen ser privadas de cada núcleo L3 es compartida

- 4)Cuál es un objetivo de la jerarquía de memoria?

A. Acercar el rendimiento medio de acceso al de las memorias más rápidas
B. Aumentar el tamaño de la memoria principal
C. Separar los datos según los programas
D. Dividir el espacio de direcciones

Explicación: La jerarquía busca equilibrio entre **velocidad y capacidad**.

- 5) Una memoria con entrelazamiento de orden superior

A. Almacena en cada módulo datos consecutivos
B. Mejora el rendimiento en el acceso a datos consecutivos
C. Permite almacenar más datos en cada módulo que con entrelazamiento de orden inferior
D. Es más rápida que una de orden inferior

Explicación: Distribuye direcciones consecutivas entre módulos → **acceso paralelo** más rápido.

- 6) Al incrementar el tamaño de línea caché se reducen los fallos

A. forzosos
B. de conflicto
C. de capacidad
D. de cualquier tipo

Explicación: Líneas mayores aprovechan mejor la **localidad espacial**, reduciendo fallos forzosos .

- 7) En una caché totalmente asociativa
- A. no hay fallos de conflicto
 - B. no hay fallos de capacidad
 - C. no hay fallos forzosos
 - D. no hay fallos de ningún tipo

Explicación: Cualquier bloque puede ir a cualquier línea → no hay conflictos por asignación.

- 8) Qué ocurre con una política de escritura directa (write-through)?
- A. La escritura se propaga inmediatamente a la memoria principal
 - B. La escritura se hace solo en la caché
 - C. La escritura se hace solo en memoria principal
 - D. Las líneas no se copian a memoria caché

Explicación: Cada escritura en la caché se refleja **al instante** en la memoria principal.

- 9)Cuál es una ventaja de una caché totalmente asociativa?
- A. Tiene menor tiempo de acceso
 - B. Tiene menor tasa de fallos
 - C. No necesita política de reemplazo
 - D. Necesita menos hardware en su implementación

Explicación: Puede ubicar cualquier bloque en cualquier línea → **menos fallos de conflicto**.

- 10) Qué tipo de fallos de caché busca reducir principalmente la caché víctima?
- A. Forzosos
 - B. Decapacidad
 - C. De conflicto
 - D. Todos

Explicación: Guarda líneas expulsadas recientemente con lo cuál reduce fallos de conflicto